半導体製造装置用語集
組立 (Assembly)
2.5D実装 (2.5 Dimensional Packaging)
インターポーザを用いて、複数の半導体チップを並列に配置、接続して実装する技術のこと。
3D実装 (Three-Dimensional Packaging)
メモリやマイコンをはじめとした複数の半導体チップをパッケージ内で3次元方向に積層して実装する技術のこと。
ACF/ACP (Anisotropic Conductive Film/Paste)
異方性導電膜（以下、ACF）は、ICなどの電子部品を基板に実装し、回路を形成するために用いられるフィルム素材。異方性導電フィルム／ペーストを使用した接合方法。
BGA (Ball Grid Array)
パッケージの底面にボールバンプがエリア配置されている表面実装型パッケージの総称。
C4 (Controlled Collapsed Chip Connection)
バンプと言われるこぶ状の導体突起を基板の電極に形成しウェハーと接合する方式、実装面積が縮小されることにより製品の小型化が実現でき、更に半導体内部の配線も短くなることで電気的特性が向上する。
CBN (Cubic Boron Nitride)
窒化ホウ素の分子構造の一つで、窒素とホウ素からなる固形の化合物である。ダイヤモンドに比べて熱に強く鉄との反応性が低いという性質を持つため、超高速切削や砥石の砥粒に使用される素材。通常使用されるダイヤモンド砥粒に比べ熱に強い事が特長。
CF/NCP (Non Conductive Film/Paste)
非導電性フィルム／ペーストを使用した接合方法。
CoC (Chip on Chip)
半導体チップの上にもう１つの半導体チップを重ね、表面の回路側どうしをバンプで接続する構造のこと。
COF (Chip on film)
ポリイミドからなるフィルム状の配線回路基板の上に半導体チップを実装する技術のこと。
COP (Chip on Plastic)
OLED（有機ELディスプレイ）基板に直接半導体チップ（ドライバIC）を実装する技術。OLED基板にフレキシブル性を持たせることで従来ディスプレイを構成する部品であったCOF（Chip on film）が不要となる。
CoW (Chip on Wafer)
ウェーハにチップを積層し、後で分割する方式。
CoWoS (Chip on Wafer on Substrate)
ロジックダイとロジックダイを高密度に並べたり、ロジックダイとDRAMモジュールを高密度に並べたりするインターポーザー式パッケージ技術。
CSP (Chip Scale Package, Chip Size Package)
ダイに対して完成したパッケージの大きさが1.2倍(120%)以下の面積となる場合にこの名称が用いられる。また比較的小さい BGA パッケージにこの名称を用いることもある。
eWLB (embedded Wafer Level BGA)
独Infineon Technologies社が2006年に開発したFOWLP技術。
FBGA (Fine pitch Ball Grid Array)
パッケージの一種であり、本体のベース面に金属ボールまたは金属バンプが配置される。FBGAのFはファインピッチを意味し、端子ピッチが0.80mm以下のBGAであることを示す。（社）電子情報技術産業協会（JEITA）で規格が決められている。
FCBGA (Flip Chip Ball Grid Array)
チップ表面と基板を電気的に接続する際、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続する
FOPLP (Fan-Out Panel Level Packaging)
FOPLPは、FOWLPの一括製造の考え方を、ウェーハよりも大きなパネル（パネル状の基板）に適用したのが、パネルレベルのパッケージング技術である。パネルにはプリント基板あるいはガラス基板（液晶パネル製造用基板を想定している）を使う。
FOWLP (Fan Out Wafer Level Package)
半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作る「ウェーハレベルパッケージ」の一種。パッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げること（fan out）ができる。
MCM (Multi-Chip Module)
基板上の実装密度向上及び高速化のために、複数のベアLSIチップ（パッケージング前）を小型基板に表面実装したもの。
MCP (Multi Chip Package)
複数の半導体チップ等が収納されているパッケージの総称。
MPU (Micro-processing unit)
主にコンピュータの演算や制御機能を担う半導体チップのこと。
NCF (Non Conductive Film)
半導体チップの電極面と基板の回路面の三次元実装に用いられ、アンダーフィルの機能を兼ねる。接着・絶縁の機能を同時に持つフィルム状接続材料。
NCP (Non Conductive Paste)
チップの電極面と基板の回路面の接着に用いられ、アンダーフィルの機能を兼ねる。接着・絶縁の機能を同時に持つペースト状接続材料。
PMIC (Power Management Integrated Circuit)
電源制御IC、パワーマネジメントIC、ピーミックとも呼ばれる。
AC/DCやDC/DCコンバータ、スイッチ、バッテリマネジメント、MOSFET,IGBTゲートドライバなどの機能を有する。
PoP (Package on Package)
パッケージを縦方向に積層した実装形態。スタックパッケージと同様に機能密度を上げる方式。パッケージの中にパッケージを積層した実装形態。
QFN (Quad Flat Non-Lead Package)
パッケージの４方向全ての外部端子がパッケージの裏面に配置されている表面実装型パッケージ。
QFP (Quad Flat Package)
パッケージの4方向全ての側面から外部端子が出ている表面実装型パッケージ。
SiP (System in a Package)
複数の半導体チップを一つのパッケージに収め、一つのシステムとしたパッケージ。
SoC (System on a Chip)
複数のチップ機能を混載してワン・チップにしたシステムLSI。開発期間の長期化と開発コストの増大などの問題がある。
SOP (Small Outline Package)
向かい合う2方向の側面から外部端子が出ているパッケージ。
TAB (Tape Automated Bonding)
テープ状のフィルムに繰り返し形成されたリードと半導体チップ上のボンディングパッドの対応する部分とを重ね合わせ適当な手段により接合し、多数の配線を行うボンディング。
TCB (Thermal Compression Bonding)
熱圧着：半導体チップの位置合わせをして基板に搭載すると同時に、熱及び圧力を加え、はんだを溶かしながら基板の端子に押し付けることによって、半導体チップと基板とを接続する方法。
TCP (Tape Carrier Package)
TAB 技術にて製品化されているパッケージの総称。
TEG (Test Element Group)
評価用単体素子の集まり。
TSSOP (Thin Shrink Small Outline Package)
対向する2辺から端子をガルウイング状に伸ばしたもので、小型のプラスチック・モールドのパッケージの一種。そのうち特に厚みが薄く、端子方向の幅が狭いものをいう。
WLP (Wafer Level Packaging)
ウェーハの状態でパッケージングを行い、最終的に切断してパッケージにする工程上の技術。
WoW (Wafer on Wafer)
ウェーハを貼り合わせ、貫通電極を形成後、分割する方式。
ウェッタブルフランクパッケージ (wettable flank-plated QFN packaging)
QFNパッケージのリード（裏面）エッジを角型にカットし、側面の半分に対してつや消しの錫を再メッキしたもの。この加工によって、パッケージ側面の半田フィレットを目視検査できる。
カッパーピラーバンプ (Cu pillar bamp)
ウェーハパット上にCuの柱を形成。ハンダバンプに比較してチップの高集積化による端子数の増大、狭パットピッチ、導電性に優れる。
個片化 (Dicing)
ダイシングプロセスの事。ウェーハ・PKGにおいて回路をパターニングしチップを形成した後にチップを1つずつ切り出す為のダイシングプロセス
再配線層 (RDL：Redistribution Layer)
WLCSP（Wafer Level Chip Scale Package）では半導体ウェーハの状態でチップ配線とボード接続端子の配線を形成する際にRDL（再配線層）が用いられる。
FOWLP（Fan Out Wafer Level Package）ではチップの外側まで端子を広げる（fan out）ためにウェーハ上に（RDL）再配線を形成する。
先ダイシング (Dicing First)
先ダイシングとは、まず先に Dicing 装置で溝入れ切断を行い、その後の Grinding 装置でウェーハを薄くすると同時に溝に到達し、チップに分割させるプロセスのことである。特徴は裏面 チッピングがないことによる抗折強度の改善と工程間の搬送割れリスクの低減、そしてエッチング処理を行わずに比較的、低コストで 50μｍ 厚という極薄チップを製造できることである。
サブストレート (Substrate)
電気的配線をした半導体、絶縁体の板のこと。チップをマウントして、ボンディングなどで配線し、外部出力用端子を有する台座。インターポーザともいう。
サポートウェーハ (Suport Wafer)
半導体プロセスにおいて薄膜化が進むにつれてウェーハの搬送が困難になる、もしくは特殊プロセスをする為に必要となる補助ウェーハ/基板の事
Si インターポーザ (Si Interposer)
配線のみを作り込んだSiチップで、チップ上に複数のLSIを実装するSiPの実現手段の一つである。またメイン基板へ接続する端子を減らして、端子ピッチを拡大する中継基板でもある。
ダイアタッチフィルム方式 (DAF / DAF方式：Die Attach Film Method)
ダイシングテープとボンディング剤としての機能を持ちあわせたフィルムをダイアタッチフィルムと呼び、そのフィルムを予めウェーハ裏面にラミネートまたは基板貼り付けして、ピックアップされたダイの裏面に形成されたDAFを基板またはダイを加熱することで硬化させてボンディングする方式をダイアタッチフィルム方式と呼ぶ。
ダイシングテープ (Dicing Tape)
ダイシングプロセスを行う際にウェーハを保持する為のエポキシ・ペット機材などを用いたシート
チッピング (Chipping)
ウェーハを切断する際に発生したチップの端面が欠けた状態。
チップレット (Chiplet)
従来は、一つのテクノロジーノードで、CPU、GPU、モデム、メモリなどの機能を詰め込んだSoC（System on Chip）を製造していたが、機能別に、それぞれ最適なテクノロジーノードで製造したチップをつなぐことにより、ある一つの機能を持つSoCを形成する技術。費用対効果が最も高い部分にだけ最新技術を取り入れて、そのほかの部分には信頼性が高い既存技術を用いてコストを抑えられるというメリットがある。
デブリ (Debris)
レーザ加工によって気化し、飛散した被加工材料が冷え固まったもの。ウェーハテストでは、プロビング時に針がパッドにコンタクトした際に発生する削り屑を示す。
ハイバンドメモリ (High Bandwidth Memory)
JEDEC が規格化した広帯域メモリ。TSV技術によるダイスタッキングを前提としたメモリ規格。配線経路の短さや配線経路の幅の多さなどにより、高速に広帯域でアクセスできるメモリをインターポーザーに実装。
パッケージ基板 (Substrate of Package)
電子部品・ICデバイスを実装し最終製品として機能させる為の基板。
パッケージ工程 (Packaging Process)
前工程で作られたウェーハ上のICデイバスを個片化して封止し、最終製品化する為の工程。
パッド (Pad)
チップと外部引出し線を接続するためにチップ上に形成された金属被膜による電極。
はんだバンプ (Solder Bump)
チップ又は配線用リードに形成された突起状の接続電極で、はんだを用いたもの。
はんだボール (Solder Ball)
ICデバイスの電極に用いられる球体形状の鉛とスズを主成分とした合金電極
ファンアウト (Fan-Out)
半導体チップの外側まで端子を広げること。
封止樹脂 (Molding Resin)
半導体を光・熱や湿度などの環境から保護することを目的としパッケージ用材料として使用されている樹脂材の事。
複合チップ (Heterogeneous Chip)
単独のICでは機能を果たさない、もしくは高機能化を目的として複数のICチップを1つのサブストレート上に実装したデバイスの事。
フラッシュメモリ (Flash Memory)
電気的に内容を消去したり、書き換えられる不揮発性のメモリ。電源を切ってもデータが消えないことや、ブロック単位で消去／書き込みができるという特徴を持つことから、ネットワーク機器のファームウェアを保存するためのROMや、携帯電話やデジタルカメラ用のメディアとして利用されているメモリ。
フリップチップ実装 (flip chip)
チップを基板に実装する方法、アレイ状に並んだ突起状の端子（バンプ）によって接続。実装面積が小さく、電気特性が良い。フリップは、ベアチップ表面（電極がある面）を下側にして（反転して）サブストレートと接続することから由来する。
プリ・ボンド (Pre-Bond)
チップを積層する構造の集積回路のとき、チップが積層される前の状態をいう。またこの状態でテストする事を Pre-Bond TEST という。
ポスト・パッケージ (Post-Package)
端子接続配線と樹脂封止加工の後の状態（製品完成の状態）
ポスト・ボンド (Post-Bond)
チップを積層する構造の集積回路のとき、チップが積層された後の状態をいう。またこの状態でテストする事を Post-Bond TEST という。
ボンディングパット (Bonding pad)
ICチップの表面外周部に設置されたpadと呼ぶ接続端子。
マイクロバンプ (Micro Bump)
ICデバイスとICデバイスを接合させる事を目的とした狭ピッチのバンプ電極の事
ミッド・ボンド (Mid-Bond)
3次元実装などの多段積層工程の途中段階のこと
メムス (MEMS：Micro Electro Mechanical Systems)
機械要素部品、センサ、アクチュエータ、電子回路を一つのシリコン基板、ガラス基板、有機材料などの上に微細加工技術によって集積化したミクロンレベル構造を持つデバイス。
モールディング (Molding)
衝撃、温度、湿度などの要因から守るために、エポキシなどの樹脂で半導体デバイスの周囲を固めること