SEAJ 一般社団法人 日本半導体製造装置協会
TOPEnglish 会員専用
半導体製造装置用語集
組立(Assembly)

用語解説
ACF/ACP(Anisotropic Conductive Film/Paste)
異方性導電フィルム/ペーストを使用した接合方法。
BGA(Ball Grid Array)
パッケージの底面にボールバンプがエリア配置されている表面実装型パッケージの総称。
C4(Controlled Collapsed Chip Connection)
ハンダバンプを使用した接合方法。
CBN(Cubic Boron Nitride)
立方晶窒化ホウ素と言い、砥石の砥粒に使用される素材。通常使用されるダイヤモンド砥粒に比べ熱に強い事が特長。
CF/NCP(Non Conductive Film/Paste)
非導電性フィルム/ペーストを使用した接合方法。
CoC(Chip on Chip)
半導体チップの上にもう1つの半導体チップを重ね表面の回路側どうしをバンプで接続する構造のこと。
COF(Chip on film)
ポリイミドからなるフィルム状の配線回路基板の上に半導体チップを実装する技術のこと。
CoW(Chip on Wafer)
ウェーハにチップを積層し、後で分割する方式。
CSP(Chip Scale Package, Chip Size Package)
ダイに対して完成したパッケージの大きさが115%程度以下の面積となる場合にこの名称が用いられる。また比較的小さい BGA パッケージにこの名称を用いることもある。
eWLB(embedded Wafer Level BGA)
独Infineon Technologies社の開発したFOWLP技術。
FBGA(Fine pitch Ball Grid Array)
パッケージの一種であり、本体のベース面に金属ボールまたは金属バンプが配置される。FBGAのFはファインピッチを意味し、端子ピッチが0.80mm以下のBGAであることを示す。(社)電子情報技術産業協会(JEITA)で規格が決められている。
FCBGA(Flip Chip Ball Grid Array)
チップ表面と基板を電気的に接続する際、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続する
FOPLP(Fan-Out Panel Level Packaging)
FOPLPは、FOWLPの一括製造の考え方を、ウェーハよりも大きなパネル(パネル状の基板)に適用したのが、パネルレベルのパッケージング技術である。パネルにはプリント基板あるいはガラス基板(液晶パネル製造用基板を想定している)を使う。
FOWLP(Fan Out Wafer Level Package)
半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作る「ウェーハレベルパッケージ」の一種。パッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げること(fan out)ができる。
MCM(Multi-Chip Module)
基板上の実装密度向上及び高速化のために、複数のベアLSIチップ(パッケージング前)を小型基板に表面実装したもの。
MCP(Multi Chip Package)
複数の半導体チップ等が収納されているパッケージの総称。
MPU(Micro-processing unit)
主にコンピュータの演算機能を担う半導体チップのこと。
NCF(Non Conductive Film)
半導体チップの電極面と基板の回路面の接着に用いられ、アンダーフィルの機能を兼ねる。接着・絶縁の機能を同時に持つフィルム状接続材料。
NCP(Non Conductive Paste)
チップの電極面と基板の回路面の接着に用いられ、アンダーフィルの機能を兼ねる。接着・絶縁の機能を同時に持つ接続材料。
PMIC(Power Management Integrated Circuit)
電源管理IC
PoP(Package on Package)
パッケージを縦方向に積層した実装形態。スタックパッケージと同様に機能密度を上げる方式。パッケージの中にパッケージを積層した実装形態。
QFN(Quad Flat Non-Lead Package)
パッケージの4方向全ての外部端子がパッケージの裏面に配置されている表面実装型パッケージ。
QFP(Quad Flat Package)
パッケージの4方向全ての側面から外部端子が出ている表面実装型パッケージ。
SiP(System in a Package)
複数の半導体チップやはんだ付け部品を一つのパッケージに収め、一つのシステムとしたパッケージ。
SoC(System on a Chip)
複数のチップ機能を混載してワン・チップにしたシステムLSI。開発期間の長期化と開発コストの増大などの問題がある。
SOP(Small Outline Package)
向かい合う2方向の側面から外部端子が出ているパッケージ。
TAB(Tape Automated Bonding)
テープ状のフィルムに繰り返し形成されたリードと半導体チップ上のボンディングパッドの対応する部分とを重ね合わせ適当な手段により接合し、多数の配線を行うボンディング。
TCB(Thermal Compression Bonding)
熱圧着:半導体チップの位置合わせをして基板に搭載すると同時に、熱及び圧力を加え、はんだを溶かしながら基板の端子に押し付けることによって、半導体チップと基板とを接続する方法。
TCP(Tape Carrier Package)
TAB 技術にて製品化されているパッケージの総称。
TEG(Test Element Group)
評価用単体素子の集まり。
TSSOP(Thin Small Outline Package)
対向する2辺から端子をガルウイング状に伸ばしたもので、小型のプラスチック・モールドのパッケージの一種。そのうち特に厚みが薄く、端子方向の幅が狭いものをいう。
WLP(Wafer Level Packaging)
ウェーハの状態でパッケージングを行い、最終的に切断してパッケージにする工程上の技術。
個片化(Dicing)
ダイシングプロセスの事。ウェーハ・PKGにおいて回路をパターニングしチップを形成した後にチップを1つずつ切り出す為のダイシングプロセス
再配線層(RDL:Redistribution Layer)
WLCSP(Wafer Level Chip Scale Package)では半導体ウェーハの状態でチップ配線とボード接続端子の配線を形成する際にRDL(再配線層)が用いられる。
FOWLP(Fan Out Wafer Level Package)ではチップの外側まで端子を広げる(fan out)ためにウェーハ上に(RDL)再配線を形成する。
先ダイシング(Dicing First)
先ダイシングとは、まず先に Dicing 装置で溝入れ切断を行い、その後の Grinding 装置でウェーハを薄くすると同時に溝に到達し、チップに分割させるプロセスのことである。特徴は裏面 チッピングがないことによる抗折強度の改善と工程間の搬送割れリスクの低減、そしてエッチング処理を行わずに比較的、低コストで 50μm 厚という極薄チップを製造できることである。
サブストレート(Substrate)
電気的配線をした半導体、絶縁体の板のこと。チップをマウントして、ボンディングなどで配線し、外部出力用端子を有する台座。インターポーザともいう。
サポートウェーハ(Suport Wafer)
半導体プロセスにおいて薄膜化が進むにつれてウェーハの搬送が困難になる、もしくは特殊プロセスをする為に必要となる補助ウェーハ/基板の事
3D実装(Three-Dimensional Packaging)
メモリやマイコンをはじめとした複数の半導体チップをパッケージ内で3次元方向に積層して実装する技術のこと。
Si インターポーザ(Si Interposer)
配線のみを作り込んだSiチップで、チップ上に複数のLSIを実装するSiPの実現手段の一つである。またメイン基板へ接続する端子を減らして、端子ピッチを拡大する中継基板でもある。 
シリコン貫通電極(TSV:Through-Silicon Via)
チップの表面と裏面を貫通する電極
ダイアタッチフィルム方式(DAF / DAF方式:Die Attach Film Method)
ダイシングテープとボンディング剤としての機能を持ちあわせたフィルムをダイアタッチフィルムと呼び、そのフィルムを予めウェーハ裏面にラミネートまたは基板貼り付けして、ピックアップされたダイの裏面に形成されたDAFを基板またはダイを加熱することで硬化させてボンディングする方式をダイアタッチフィルム方式と呼ぶ。
ダイシングテープ(Dicing Tape)
ダイシングプロセスを行う際にウェーハを保持する為のエポキシ・ペット機材などを用いたシート
チッピング(Chipping)
ウェーハの切削溝のエッジに生じたチップの縁の欠けた状態。
デブリ(Debris)
レーザ加工によって気化し、飛散した被加工材料が冷え固まったもの。
2.5D実装(2.5 Dimensional Packaging)
インターポーザを用いて、複数の半導体チップを相互接続して実装する技術のこと。
パッケージ基板(Substrate of Package)
電子部品・ICデバイスを実装し最終製品として機能させる為の基板
パッケージ工程(Packaging Process)
前工程で作られたウェーハ上のICデイバスを個片化して封止し、最終製品化する為の工程
パッド(Pad)
チップと外部引出し線を接続するためにチップ上に形成された金属被膜による電極。
はんだバンプ(Solder Bump)
チップ又は配線用リードに形成された突起状の接続電極で、はんだを用いたもの。
はんだボール(Solder Ball)
ICデバイスの電極に用いられる球体形状の鉛とスズを主成分とした合金電極
ファンアウト(Fan-Out)
半導体チップの外側まで端子を広げること。
封止樹脂(Molding Resin)
半導体を光・熱や湿度などの環境から保護することを目的としパッケージ用材料として使用されている樹脂材の事。
複合チップ(Heterogeneous Chip)
単独のICでは機能を果たさない、もしくは高機能化を目的として複数のICチップを1つのサブストレート上に実装したデバイスの事。
フラッシュメモリ(Flash Memory)
電気的に内容を消去したり、書き換えられる不揮発性のメモリ。電源を切ってもデータが消えないことや、ブロック単位で消去/書き込みができるという特徴を持つことから、ネットワーク機器のファームウェアを保存するためのROMや、携帯電話やデジタルカメラ用のメディアとして利用されているメモリ。
プリ・ボンド(Pre-Bond)
チップを積層する構造の集積回路のとき、チップが積層される前の状態をいう。またこの状態でテストする事を Pre-Bond TEST という。
ポスト・パッケージ(Post-Package)
端子接続配線と樹脂封止加工の後の状態(製品完成の状態)
ポスト・ボンド(Post-Bond)
チップを積層する構造の集積回路のとき、チップが積層された後の状態をいう。またこの状態でテストする事を Post-Bond TEST という。
マイクロバンプ(Micro Bump)
ICデバイスとICデバイスを接合させる事を目的とした狭ピッチのバンプ電極の事
ミッド・ボンド(Mid-Bond)
3次元実装などの多段積層工程の途中段階のこと
モールディング(Molding)
衝撃、温度、湿度などの要因から守るために、エポキシなどの樹脂で半導体デバイスの周囲を固めること


個人情報保護方針サイトマップお問い合わせ